XJTAG DFT Assistant dla OrCAD Capture
Dzięki bezpłatnej wtyczce oprogramowanie do projektowania płytek drukowanych OrCAD Capture może wyświetlić testowe pokrycie obwodu w kilka minut. Wtyczka została opracowana przez XJTAG, dostawcę sprzętu i oprogramowania do skanowania granic. Ta wczesna informacja o testowalności znacznie upraszcza projekt do testu, znacznie zmniejszając liczbę kolejnych zmian.
Wiele styków układów scalonych, takich jak matryce kulkowe (BGA), nie może zostać osiągniętych za pomocą igieł testowych, ponieważ połączenia znajdują się pod komponentem i czasami są układane tylko na wewnętrznych warstwach na płytce drukowanej. Połączenia te można sprawdzić tylko za pomocą JTAG lub testów funkcjonalnych. Jednak wiele wytycznych projektowych wymaga testowania wszystkich takich drutów. W przypadku sygnałów nieosiągalnych deweloper lub układacz PCB musi zdecydować, czy przyznać dodatkowe punkty testowe, czy powstrzymać się od testu. Liczba punktów testowych na płytkach drukowanych powinna być utrzymywana na jak najniższym poziomie, aby zwiększyć niezawodność i zaoszczędzić miejsce.
Tutaj możesz pobrać bezpłatną XJTAG DFT Assistant dla OrCAD Capture i zainstalować wtyczkę w OrCAD Capture. Następnie deweloper może wygenerować raport na temat pokrycia testowego swojego schematu obwodu w zaledwie kilka minut. Dzięki temu raportowi graficznemu deweloper może zobaczyć, do których sieci można później dotrzeć przy użyciu metod testowania skanowania granicznego. Wszystkie pozostałe sieci są oznaczone w raporcie jako nieprzetestowane. Tutaj programista może teraz określić, w których sieciach określa punkt testowy lub które sieci powinny pozostać nietestowane.
Ta wczesna informacja jest bardzo cenna, ponieważ brakujące lub zbyt wiele punktów testowych jest częstym powodem przeprojektowywania lub kosztownych zleceń zmian technicznych (ECO). Deweloper nie tworzy pełnego programu testowego, ale korzysta z automatycznych funkcji wtyczki, aby znaleźć sieci inne niż JTAG do przetestowania. Jeśli po raz pierwszy odkryto w produkcji tę ważną sieć, np. prowadzony tylko na warstwie wewnętrznej lub pod komponentami, to wymaga przeprojektowania układu, aby wstawić dodatkowe przelotki i wgłębione obszary testowe w rezystorze.
Punkty testowe pogarszają właściwości elektryczne projektu, gdy są usuwane z sieci jako odgałęzienia lub przelotki, niekorzystnie wpływając na integralność sygnału i kompatybilność elektromagnetyczną. Każdy nieużywany lub nadmiarowy punkt testowy zajmuje miejsce na powierzchni płytki drukowanej i odstępy od komponentów, aby igły testowe mogły dotrzeć do punktu testowego. Ale przestrzeń jest cenna, jeśli chodzi o miniaturyzację obwodów elektrycznych.
Wtyczka nie wymaga specjalnej wiedzy programistów na temat procedur testowych skanowania granic. Po utworzeniu listy sieci, po przydzieleniu wszystkich układów scalonych w obwodzie, wykorzystywane są swobodnie dostępne informacje ze skanowania granic w postaci plików BSDL i pinów narzędziowych. Następnie wtyczka może automatycznie zbudować łańcuch skanowania i wygenerować raport dotyczący zasięgu testu bez dalszych ustawień użytkownika. Po dokonaniu mapowań aktualizacja nowej listy sieci jest dostępna w kilka sekund.
Wtyczka oferuje nie tylko zasięg testowy, ale także inne przydatne informacje dla programisty. XJTAG Chain Checker identyfikuje typowe problemy z konfiguracją łańcucha JTAG lub zakleszczeniem, takie jak niepoprawnie podłączone lub nieprawidłowo zakończone TAP (testowe porty dostępu). To kolejna kontrola reguły projektowania dla magistrali JTAG w schemacie, że tak powiem. Wtyczka obsługuje programistę, odwołując się do najlepszych praktyk do Design For Test.
