Sigrity Simulation
Die Sigrity-Lösungen für Signal-Integrität (SI) und Power-Integrität (PI) sind in die Cadence PCB- und IC-Gehäuseentwurfswerkzeuge integriert und bieten erweiterte Analysen sowohl vor als auch nach dem Layout. Deren Ausführung früh im Designzyklus ermöglicht What-if-Szenarien, setzt genauere Designbeschränkungen und reduziert Design-Iterationen. Die Sigrity-Tools lesen und schreiben direkt in die Allegro Datenbank und ermöglichen so eine schnelle und präzise Integration der Ergebnisse. Beinhaltet sind auch ein SPICE-basierter Simulator und eingebettete Field-Solver zur Extraktion von 2D- und 3D-Strukturen. Unterstützt wird auch die Modellierung auf Transistor-Ebene und die verhaltensbasierte I/O-Modellierung, einschließlich der Power-Aware-Simulation mit IBIS-Modellen. Die Architektur von parallelen Bussen und seriellen Kanälen kann vor dem Layout untersucht werden, um Alternativen zu vergleichen, oder nach dem Layout für eine umfassende Analyse aller zugehörigen Signale.
