Cadence Sigrity Aurora

Sigrity Aurora

Cadence Sigrity Aurora bietet die bewährte Signal- und Power-Integritätsanalyse (SI / PI) für Pre-Layout, In-Design und Post-Layout von Leiterplatten. Durch die Integration von Sigrity Aurora in die Cadence OrCAD und Allegro Leiterplatten Design-Umgebung können Anwender bereits früh im Designprozess Analysen durchführen. "What-if"-Szenarien lassen sich erstellen, um genauere Design Constraints festzulegen und Iterationen in der Entwicklung zu vermeiden. Der Power Feasibility Editor hilft bei der Auswahl der richtigen Kombination von Entkopplungskondensatoren im Pre-Layout.

Sigrity Aurora liest und schreibt direkt in die Board-Datenbasis und ermöglicht so eine schnelle und genaue Darstellung der Analyseergebnisse. Ein SPICE-basierter Simulator und die in Sigrity implementierten Hybrid-Field-Solver zur Extraktion von 2D- und 3D-Strukturen stehen hier zur Verfügung. Aurora unterstützt eine Standard-SI-Modellbibliothek, IBIS-Verhaltensmodelle sowie bei Bedarf auch Modelle auf Transistorebene. High-Speed-Signale können vor dem Layout untersucht werden, um Topologien zu vergleichen. In der Post-Layout-Analyse können dann nachfolgend alle gewünschten Signale im Detail betrachtet werden.

Die wichtigsten Vorteile
  • Frühzeitiges Erkennen von Designfehlern, um Re-Designs zu vermeiden
  • Untersuchung alternativer Topologien in frühen Design-Stadien
  • In-Design-Analyse liefert Hinweise zur Minimierung von EMI bereits während der PCB Layout Phase, speziell für PCB Designer
  • Aurora ermöglicht die schnelle Identifizierung und Behebung von SI- und PI-Problemen im Design
  • Verkürzung des gesamten Designprozesses durch Reduzierung von Analyse- und Korrekturschleifen
Features
  • Enge Integration der Sigrity Analyse-Engines mit dem OrCAD und Allegro PCB Editor
  • Schnelle Überprüfung eines Leiterplattenentwurfs auf SI- und PI-Probleme
  • In-Design SI- / PI-Analyse innerhalb eines regelbasierten Workflows
  • Impedanz, Kopplung, Übersprechen, Reflexionen, IR-Drop sowie Rückstrompfad Analyse
  • Zusätzliche IBIS-Simulationsmodelle sind nicht zwingend notwendig, können aber auf Wunsch verwendet werden
  • What-if Topologie-Schaltungssimulation unter Verwendung des Topology Explorers, der auf dem modernen Allegro System Capture Canvas basiert
  • Per Allegro PCB Symphony Team Design kann sich der Anwender mit Kollegen verbinden und SI- / PI-Analysen durchführen, ohne eine Kopie des Designs zu erstellen
Pre Layout
In-Design
Post Layout
Workflow Videos
Aurora ist das Werkzeug zur Pre- und Post-Layout In-Design Analyse (IDA) im PCB Editor

Pre-Layout Analyse

What if Untersuchung
"What-if" Untersuchung

"What-if"-Untersuchung

Sigrity Aurora Anwender können bereits früh im Design mit der Analyse von Szenarien beginnen, um genauere Design Constraints festzulegen und Design-Iterationen zu reduzieren. Es können alternative Topologien, Leiterbahnlängen, Reflexionen und verschiedene Impedanzen im frühesten Stadium auf der Grundlage eines Schaltplans und eines PCB-Stack-ups sowie der ersten Routing-Entwürfe untersucht werden. Die What-if Topologie-Schaltungssimulation verwendet mit dem Topology Explorer die moderne Allegro-System-Capture-Canvas zur Verifizierung von Constraints.

In-Design Analyse Workflows

Der Strom von schnell schaltenden Signalen in High-Speed-Schaltungen erzeugt elektromagnetische Felder, die einen Einfluss auf die Signalleiter sowie auf die in der Umgebung verlegten Signalleiter und Spannungsflächen haben können.

Miniaturisierung mit kleinerem Abstand, höhere Frequenzen und niedrigere Versorgungsspannungen mit kleinen Toleranzen verstärken diesen Effekt. Leiterplattenentwickler müssen Kompromisse eingehen, um Auswirkungen wie abgestrahltes EMI-Rauschen, welches zu Fehlern bei Abnahme-Tests führen kann, auszugleichen.

3D-Field Solver können die elektromagnetischen Felder in einer Leiterplatte simulieren und visualisieren. Die Visualisierung von Hotspots hilft dem PCB Designer, den Rauschpegel zu reduzieren, die Signal-Integrität (SI) und die Power-Integrität (PI) zu verbessern sowie elektromagnetische Störung (EMI) zu reduzieren.

In-Design Analyse (IDA) Workflows arbeiten mit dem OrCAD und Allegro PCB Editor. Die Workflows helfen dem PCB Designer, ähnlich der Rechtschreibprüfung in MS-Word, schnell standardisierte Simulationen im Hintergrund durchzuführen, während er das PCB Layout routet. Die Workflows liefern sofortiges Feedback, wenn durch eine Änderung das Layouts verbessert oder verschlechtert wird. Damit kann der Designer bereits im frühen Stadium elektrisch bessere Verbindungen erstellen und es lassen sich komplizierte Änderungen oder Redesigns spät im Entwicklungsprozess vermeiden.


Impedanz IDA Workflow
Workflow Impedanz

Workflow Impedanz

Der Impedanz Check prüft die PCB Layoutdaten auf den einzelnen Lagen mit Hilfe eines Field Solvers. An Stellen, an denen eine Signalleitung z.B. eine Unterbrechung in der Referenzlage hat, ändert sich die Impedanz. Diese Bereiche werden im Vergleich zur Nominalimpedanz farblich anders markiert. Somit erkennt der PCB Designer sofort die kritischen Stellen im Layout, an denen es zu Reflexionen auf den Signalleitungen bzw. zu Unterbrechungen für den Rückstrom kommt. Das Beseitigen derartiger Probleme in der frühen Designphase verbessert die Signalqualität, reduziert EMV-Störungen und erhöht die Qualität des Designs erheblich.

Reflection IDA Workflow
Workflow Reflexion

Workflow Reflexion

Der Workflow für Reflexion verwendet entweder Standardmodelle mit typischen Kennwerten, z.B. "10 Ohm, 3pF, 2,5V", oder exakte, herstellerspezifische IBIS-Modelle. Sobald die Modelle zugewiesen sind, kann der PCB Designer die analyse ausführen. Im Layout kann nun der Designer die farblichen Markierungen oder die berechneten Rx- und Tx-Signalverläufe für Empfänger und Sender ansehen und bewerten. Frühzeitige Optimierung der Layout-Geometrie durch den Designer mit Hilfe der schnellen Analyse mit Sigrity Aurora sind einzigartig und tragen zu einer Verbesserung der Signal-Integrität (SI) als auch des EMI-Verhaltens bei.

Coupling IDA Workflow
Workflow Kopplung

Workflow Kopplung

Werden zwei Leiterbahnen parallel geführt, können die Signale miteinander koppeln und sich gegenseitig stören. Kritische Netze sollten sich nicht koppeln. Für den PCB Designer ist es wichtig zu sehen, wo Leiterbahnen potenziell gekoppelt sind. Dabei handelt es sich um eine physikalische Rückmeldung über die gekoppelte Position und den Abstand zweier oder mehrerer Leiterbahnen zueinander. Farbig markierte Leiterbahnen zeigen an, wo die Kopplung hoch ist, und der PCB Designer kann diese Stellen bestmöglich verbessern. Kleine Änderungen zu Beginn des Designprozesses wirken sich somit positiv auf die Qualität des Designs aus.

Workflow Übersprechen
Workflow Übersprechen

Workflow Übersprechen

Eine weiterführende, detailliertere Analyse der Leiterbahnkopplung erfolgt mit Hilfe des Workflows Übersprechen. Für die Analyse des Übersprechens werden die zuvor beschriebenen Simulationsmodelle zugewiesen. Weitere Einstellungen sind nicht erforderlich. Der PCB Designer kann die Analyse durchführen und sich die berechneten Werte des sog. Forward- und Backward-Crosstalks als farbliche Markierung im Layout, wie auch als Signalform mit absoluten Werten in Millivolt darstellen lassen. So kann der Designer durch frühzeitige Änderungen im Layout das Übersprechen reduzieren und die Signal-Integrität und das EMI-Verhalten verbessern.

Workflow Rückstrompfad
Workflow Rückstrompfad

Workflow Rückstrompfad

Der Workflow Rückstrompfad informiert den PCB Designer über den Qualitätsfaktor des Rückstroms für ausgewählte, kritische Signale. High-Speed-Signale folgen dem Weg der geringsten Impedanz. Grund für einen schlechten Rückstrompfad kann eine zu kleine Referenzebene, das Routing über geteilte Spannungsflächen, ein Lagenwechsel oder ein Routing durch ein Pinfeld sein. Der PCB Designer kann Signale mit einem schlechten Qualitätsfaktor leicht visualisieren und sich den Rückstrompfad ansehen, um die Ursache zu identifizieren.
Vorteil: Ein guter Rückstrompfad minimiert das abgestrahlte EMI-Rauschen. Whitepaper Return Path

Workflow IR-Drop
Workflow IR-Drop

Workflow IR-Drop

Fließt Strom durch einen Leiter mit einem Ohmschen Widerstand, kommt es zu einem Spannungsabfall. Dieser Effekt wird bei der Leiterplattenanalyse IR-Drop genannt. Bei dieser In-Design-Analyse wird der IR-Drop durch einen Field-Solver berechnet. Die Ergebnisse dieser Analyse, Spannungsabfall, Strom und Stromdichte, können in Tabellen oder als Farbüberlagerungen im Design dargestellt werden. All dies liefert dem PCB Designer wertvolle Informationen zur Verringerung der Stromverluste, zur Vermeidung von Strom-Hotspots bzw. zur Verbesserung des Wirkungsgrads.
Vorteile: Stabile Versorgungsspannung und weniger thermische Probleme. Whitepaper IR-Drop

Post-Layout Analyse

Komplexe 3D-Verifizierung
Komplexe 3D-Verifizierung

Komplexe 3D-Verifizierung

Sigrity Aurora Anwender können ein geroutetes PCB Design verifizieren, bevor sie es an die Fertigung senden. Anwender können Topologien, die implementierte Leiterbahnlänge einschließlich Durchkontaktierungen, Reflexionen und Impedanzen auf allen Kupferelementen basierend auf einer PCB Layout-Extraktion verifizieren. Die Simulation mit einem 3D-Hybrid-Fieldsolver liefert genaue Ergebnisse, die mit den Messungen einer physikalischen Leiterplatte übereinstimmen.

Sigrity Aurora IDA Workflow Videos

Creating a New Project in Schematic

Impedance Workflow

Properly managing impedance is a critical part of managing the signal integrity of PCBs.

Creating a New Project in Schematic

Coupling Workflow

Quickly identify coupling issues without the need for simulation models.

Creating a New Project in Schematic

Crosstalk Workflow

Visualize hotspots for crosstalk in a quick simulation in PCB Editor.

Creating a New Project in Schematic

IR-Drop Workflow

See where voltage drop destabilizes your power supply and generates heat.

Creating a New Project in Schematic

Reflection Workflow

Avoid problems such as reflection and ringing for High-speed designs.

Creating a New Project in Schematic

Return Path Workflow

Managing your signal's return path to maintaining signal integrity.