XJTAG DFT Assistant dla OrCAD Capture
S bezplatným doplňkem může software pro navrhování obvodových desek OrCAD Capture zobrazit pokrytí testovacím obvodem během několika minut. Tento doplněk byl vyvinut společností XJTAG, poskytovatelem hardwaru a softwaru na hraniční skenování. Tyto informace o časné testovatelnosti značně zjednodušují návrh zkoušek a významně snižují počet následných změn.
Mnoho kontaktů s integrovanými obvody, jako jsou kulové matrice (BGA), nelze dosáhnout pomocí testovacích jehel, protože spojení jsou pod komponentem a někdy se ukládají pouze na vnitřní vrstvy na desce plošných spojů. Tato spojení je možné zkontrolovat pouze pomocí JTAG nebo funkčních testů. Mnoho konstrukčních směrnic však vyžaduje testování všech takových drátů. V případě nedosažitelných signálů se vývojář nebo stohovač PCB musí rozhodnout, zda přidělí další testovací body nebo se zdrží testování. Počet testovacích bodů na deskách s plošnými spoji by měl udržovat co nejmenší, aby se zvýšila spolehlivost a ušetřilo místo.
Zde si můžete zdarma stáhnout XJTAG DFT Assistant pro OrCAD Capture a nainstalovat doplněk do OrCAD Capture. Pak je možné, aby vývojář vygeneroval zprávu o testovacím pokrytí pro svůj obvodový diagram během několika minut. Pomocí této grafické zprávy může vývojář zjistit, na které sítě lze později při výrobě dostat pomocí testovacích metod hraničního skenování. Všechny zbývající sítě jsou ve zprávě označeny jako netestováno. Zde může vývojář nyní určit, ve kterých sítích určuje testovací bod nebo sítě by měly zůstat netestováno.
Tato včasná informace je velmi cenná, protože chybějící nebo příliš mnoho zkušebních bodů jsou častým důvodem k přepracování nebo nákladní objednávky na technické změny (ECO). Vývojář nevytváří úplný testovací program, ale používá automatické funkce doplňků na nalezení sítě než JTAG na testování. Jestliže byla tato důležitá síť poprvé objevena ve výrobě, například byla spuštěna pouze na vnitřní vrstvě nebo pod komponenty, pak vyžaduje přepracování systému tak, aby se do rezistoru vložili další průchodky a zapuštěné testovací oblasti.
Zkušební body zhoršují elektrické vlastnosti konstrukce, pokud jsou odstraněny ze sítě jako větve nebo průchody, což nepříznivě ovlivňuje integritu signálu a elektromagnetickou kompatibilitu. Jakýkoliv nepoužitý nebo přebytkový testovací bod zabírá prostor na povrchu desky s plošnými spoji a rozestupy od komponent, aby testovací jehly mohly dosáhnout testovací bod. Prostor je však cenný, pokud jde o miniaturizaci elektrických obvodů.
Doplněk nevyžaduje žádné speciální znalosti programátorů o zkušebních postupech hraničních testů. Po vytvoření seznamu sítí se po přidělení všech integrovaných obvodů v obvodu použijí volně dostupné informace z hraničního skenování ve formě souborů BSDL a pinů nástrojů. Doplněk pak může automaticky vytvořit řetěz skenování a vygenerovat zprávu o testu pokrytí bez dalších nastavení uživatele. Po zmapování je o několik sekund k dispozici nová aktualizace seznamu sítí.
Doplněk nabízí nejen testovací pokrytí, ale i další užitečné informace pro vývojáře. XJTAG Chain Check identifikuje běžné problémy s konfigurací řetězce JTAG nebo zablokováním, jako například nesprávně připojené nebo nesprávně ukončeno TAP (testovací přístupové porty). Toto je další kontrola pravidla návrhu pro sběrnici JTAG ve schématu. Doplněk podporuje vývojáře odkazem na osvědčené postupy pro Návrh na testování.
