XJTAG DFT Assistant dla OrCAD Capture

XJTAG Boundary Scan Test

S bezplatným doplnkom môže softvér na navrhovanie obvodových dosiek OrCAD Capture zobraziť pokrytie testovacím obvodom v priebehu niekoľkých minút. Tento doplnok bol vyvinutý spoločnosťou XJTAG, poskytovateľom hardvéru a softvéru na hraničné skenovanie. Tieto informácie o skorej testovateľnosti značne zjednodušujú návrh na testovanie a významne znižujú počet následných zmien.

Mnoho kontaktov s integrovanými obvodmi, ako sú guľové matrice (BGA), sa nedajú dosiahnuť pomocou testovacích ihiel, pretože spojenia sú pod komponentom a niekedy sa ukladajú iba na vnútorné vrstvy na doske plošných spojov. Tieto spojenia je možné skontrolovať iba pomocou JTAG alebo funkčných testov. Veľa konštrukčných smerníc však vyžaduje testovanie všetkých takýchto drôtov. V prípade nedosiahnuteľných signálov sa vývojár alebo stohovač PCB musia rozhodnúť, či pridelia ďalšie testovacie body alebo sa zdržia testovania. Počet testovacích bodov na doskách s plošnými spojmi by sa mal udržiavať čo najmenší, aby sa zvýšila spoľahlivosť a ušetrilo miesto.

Tu si môžete zadarmo stiahnuť XJTAG DFT Assistant pre OrCAD Capture a nainštalovať doplnok do OrCAD Capture. Potom je možné, aby vývojár vygeneroval správu o testovacom pokrytí pre svoj obvodový diagram v priebehu niekoľkých minút. Pomocou tejto grafickej správy môže vývojár zistiť, na ktoré siete sa dá neskôr pri výrobe dostať pomocou testovacích metód hraničného skenovania. Všetky zostávajúce siete sú v správe označené ako netestované. Tu môže vývojár teraz určiť, v ktorých sieťach určuje testovací bod alebo ktoré siete by mali zostať netestované.

Táto včasná informácia je veľmi cenná, pretože chýbajúce alebo príliš veľa skúšobných bodov sú častým dôvodom na prepracovanie alebo nákladné objednávky na technické zmeny (ECO). Vývojár nevytvára úplný testovací program, ale používa automatické funkcie doplnkov na nájdenie sietí iných ako JTAG na testovanie. Ak bola táto dôležitá sieť prvýkrát objavená vo výrobe, napríklad bola spustená iba na vnútornej vrstve alebo pod komponentmi, potom vyžaduje prepracovanie systému tak, aby sa do rezistora vložili ďalšie priechodky a zapustené testovacie oblasti.

Skúšobné body zhoršujú elektrické vlastnosti konštrukcie, ak sú odstránené zo siete ako vetvy alebo priechody, čo nepriaznivo ovplyvňuje integritu signálu a elektromagnetickú kompatibilitu. Akýkoľvek nepoužitý alebo nadbytočný testovací bod zaberá priestor na povrchu dosky s plošnými spojmi a rozstupy od komponentov, aby testovacie ihly mohli dosiahnuť testovací bod. Priestor je však cenný, pokiaľ ide o miniaturizáciu elektrických obvodov.

Doplnok nevyžaduje žiadne špeciálne znalosti programátorov o testovacích postupoch hraničných testov. Po vytvorení zoznamu sietí sa po pridelení všetkých integrovaných obvodov v obvode použijú voľne dostupné informácie z hraničného skenovania vo forme súborov BSDL a pinov nástrojov. Doplnok potom môže automaticky vytvoriť reťaz skenovania a vygenerovať správu o teste pokrytia bez ďalších nastavení používateľa. Po zmapovaní je o niekoľko sekúnd k dispozícii nová aktualizácia zoznamu sietí.

Doplnok ponúka nielen testovacie pokrytie, ale aj ďalšie užitočné informácie pre vývojárov. XJTAG Chain Check identifikuje bežné problémy s konfiguráciou reťazca JTAG alebo zablokovaním, ako napríklad nesprávne pripojené alebo nesprávne ukončené TAP (testovacie prístupové porty). Toto je ďalšia kontrola pravidla návrhu pre zbernicu JTAG v schéme. Doplnok podporuje vývojára odkazom na osvedčené postupy pre Návrh na testovanie.

Stiahnite si XJTAG DFT Assistant pre OrCAD Capture

Stiahnite si bezplatný doplnok XJTAG DFT Assistant pre OrCAD Capture a počas procesu návrhu ľahko vyhodnotte testovateľnosť vašej DPS.

Stiahnite si bezplatný doplnok

Cechy produktu

XJTAG Chain Checker
XJTAG Chain Checker

XJTAG Chain Checker

XJTAG Chain Checker v doplnku OrCAD môže analyzovať sieťový zoznam a generovať skenovateľný reťazec skenovania pomocou štyroch jednoduchých krokov. Táto špeciálna funkcia DFT tiež kontroluje, či sú všetky signály TAP správne ukončené. Radič reťaze identifikuje potenciálne chyby a varovania pre reťazce JTAG. So súbormi BSDL komponentu kompatibilného s JTAG boli tiež zistené neplatné kontakty prístupového bodu testovacieho prístupového bodu JTAG (TAP). Falošné ukončenia sa vydávajú ako varovania a kolíky súladu sa zistia, ak sú nesprávne naplánované (s pohyblivou rádovou čiarkou) alebo nesprávne ukončené ako vysoké alebo nízke.

XJTAG Access Viewer
XJTAG Access Viewer

XJTAG Access Viewer

Doplnok XJTAG DFT Assistant v celom schéme obvodu rozpoznáva, ktoré signály sú prístupné pre test JTAG. Výsledky sú v schéme zobrazené ako farebné siete. Užívateľ si môže vybrať z nasledujúcich kategórií sietí: čítať, zapisovať, napájať / uzemniť a siete bez prístupu JTAG v schéme zapojenia. Pokrytie testu je zreteľne zobrazené a schnutie a vynechanie schémy je tiež možné ľahko dokumentovať. Je ľahké zistiť, kde testovacie pokrytie nie je dostatočné a je potrebné ho prepracovať.