phone +41 56 485 91 91 |
mail Contact |
FlowCAD |
English Deutschland Schweiz Suisse Polski Czech

OrCAD / Allegro Release 17.4 QIR1

OrCAD / Allegro Release 17.4 QIR1

La nouvelle version OrCAD / Allegro 17.4 QIR1 est sortie début juin 2020. Elle contient un certain nombre d'améliorations pour la conception efficace des circuits imprimés. Cela inclut des améliorations de la convivialité basées sur les commentaires des utilisateurs ainsi qu'un aspect et une convivialité modernisés de l'éditeur du PCB. System Capture lit désormais les bibliothèques OrCAD Capture et est compatible avec l'interface de bibliothèque du CIS. System Capture fournit une analyse de fiabilité sans modèles. Vous pouvez utiliser System Capture avec n'importe quelle licence de saisie de schéma d’Allegro.

Ce sont les principales nouveautés:
  • Environnement pour les règles de conception exécutables
  • Gestion des données natives intégrées
  • Le PDF intelligent dans tous les modules
  • Amélioration des performances de l'éditeur du PCB
  • Nouvelles règles DFM pour les microvias
  • Améliorations 3D-Canvas interactive
Nouvelle OrCAD / Allegro Release plus moderne et plus productive

Release 17.4 QIR1 Features

Analyse de fiabilité
Analyse de fiabilité sans modèles

Analyse de fiabilité sans modèles

Dans un audit de schématique, vous pouvez utiliser plus de 30 règles pour vérifier l'intégrité de votre schématique en ce qui concerne la connectivité et les propriétés des composants. L'analyse de la surcharge électrique, qui repose sur le seul schéma et ne nécessite pas de modèles, vérifie et visualise la charge de chaque composant et peut prendre en compte différents déclassements. L'ERC est utilisé pour effectuer des contrôles de plausibilité de base de la connectivité.

Data Management
Data Management - Version on Save

Data Management - Version on Save

Les données sont gérées de manière transparente pour l'utilisateur avec la commande "Save". L'utilisateur peut optionnellement créer des points fixes (Commit Points) ou ajouter de simples branches. La gestion des données permet un retour en arrière intuitif avec un aperçu de chaque version sans l'ouvrir. Dans un environnement partagé, les aperçus sont disponibles via un navigateur. Les données sont indexées à des fins d'analyse et de recherche.

Définition du système et diagrammes-en-bloc
Définition du système et diagrammes-en-bloc

Définition du système et diagrammes-en-bloc

En entrant le diagramm-en-bloc dans Allegro System Capture, toutes les informations sont stockées dans un seul système. Par rapport à Microsoft Visio ou PowerPoint, vous pouvez ajouter des spécifications d'interface ou organiser le partitionnement en plusieurs circuits imprimés directement dans l'outil de conception. Vous pouvez réutiliser les éléments existants des dessins précédents en important simplement la conception et en réutilisant les informations sur les connecteurs. Dans Allegro System Capture, vous créez un diagramme-en-bloc fonctionnel qui peut être lié à la mise en œuvre détaillée.

Intel Platform Design Studio(iPDS) Constraints
Intel plateforme Design Studio (iPDS) Constraints

Contraintes d'exécution de l'Intel plateforme Design Studio (iPDS)

Cadence et Intel* ont développé conjointement une solution d'échange de contraintes pour les règles complexes. Il s'agit d'un format de fichier XML ouvert permettant de fournir des règles de conception exécutables pour les puces intégrées (CPU, SoC, PCH). Intel* fournit des fichiers de règles par la plateforme Intel Design Studio (iPDS)*, et Cadence Allegro Constraint Compiler lit les fichiers de règles et entre automatiquement les règles de conception dans le Constraint Manager. Intel fournit des règles pour tous les nouveaux composants Intel de l'iPDS, à commencer par Tiger Lake* et Rocket Lake*.
* marques enregistrées

Améliorations de l'éditeur PCB
Améliorations de l'éditeur PCB

Améliorations de l'éditeur PCB

Sur la base des commentaires des utilisateurs, de nombreux domaines de l'éditeur du PCB ont été améliorés afin d'accroître encore la convivialité et l'efficacité. Dans la version de base de 17.4, ces domaines ont déjà été améliorés: Shapes, slideVia, DRCs, Move Components et Show Element. En ce qui concerne le QIR1, l'amélioration s'est poursuivie dans les domaines suivants: Backdrill, Netrev / logique d'importation, contrôles DFM, génération de sortie, redessin, filets dynamiques, vitesse de chargement et consommation de mémoire pour le 3D-Canvas. Allegro PCB Editor supporte désormais également le thème sombre à la demande de l'utilisateur.

Améliorations 3D-Canvas
Améliorations 3D-Canvas

Améliorations 3D-Canvas

Un nouveau dialogue de filtrage vous permet d'activer les couches et les objets pour accélérer le chargement de grandes conceptions de PCB en ne chargeant et en n'affichant que les objets nécessaires. Le canevas 3D contient désormais plus d'informations sur les noms et les propriétés des réseaux. Vous pouvez visualiser un réseau entier ou n'importe quel objet de ce réseau, des bus, des paires de différences, des classes de réseau, des groupes de réseau et des XNets. Une vue pliée en 3D peut être exportée vers Sigrity / Clarity pour effectuer une simulation / analyse au niveau du produit, par exemple pour la diaphonie ou la CEM.

Start Your Free Trial Today

Get access to the full version of the latest release of OrCAD electronic design software solutions for free, including OrCAD Capture CIS, OrCAD PSpice Designer, OrCAD PCB Designer Professional, OrCAD Sigrity ERC, and more. Download Free Trial and learn how Cadence solutions can help you boost your creativity and productivity.

Start Your Free Trial